課程資訊
課程名稱
計算機結構
COMPUTER ARCHITECTURE 
開課學期
96-2 
授課對象
資訊工程學系  
授課教師
洪士灝 
課號
CSIE3340 
課程識別碼
902 46100 
班次
01 
學分
全/半年
半年 
必/選修
必帶 
上課時間
星期二6,7,8(13:20~16:20) 
上課地點
資101 
備註
限學號單號 且 限本系所學生(含輔系、雙修生)
總人數上限:80人 
 
課程簡介影片
 
核心能力關聯
核心能力與課程規劃關聯圖
課程大綱
為確保您我的權利,請尊重智慧財產權及不得非法影印
課程概述

本課程概括計算機系統硬體及軟體運作的基礎觀念。學生由了解指令集架構(instruction set architecture)的設計開始,去分辨簡單指令集電腦(RISC)和複雜指令集電腦(CISC)的不統與優劣之處。進一步再去學習電腦中各個部份的設計原理,各個部份之間的相互關係,以及電腦整體運作的效能。這門課程是資工系大學部學生的必修課程,也是許\多進階課程的基礎。對於有興趣修習進階的電腦系統設計,高等作業系統核心運作,以及增進電腦系統應用,都有很大的助益。 

課程目標
了解電腦中的主要組件的設計及運作方式。以組合語言去深入認識電腦硬體與軟體的運作介面。熟悉CPU內部處理指令的管線以及記憶體的的架構。 
課程要求
 
預期每週課後學習時數
 
Office Hours
每週三 10:00~12:00 備註: 任何時間均可來找老師,或是個別約定時間。 
指定閱讀
 
參考書目
Computer Organization & Design. The Hardware/Software Interface. 3nd Edition, David A. Patterson and John L. Hennessy 
評量方式
(僅供參考)
 
No.
項目
百分比
說明
1. 
作業及實驗 
40% 
 
2. 
期中及期末考 
60% 
 
 
課程進度
週次
日期
單元主題
第1週
2/19  Introduction 
第2週
2/26  Basic Instruction Set Architecture (1) 
第3週
3/04  Basic Instruction Set Architecture (2) 
第4週
3/11  Computer Arithmetic 
第5週
3/18  Computer Performance 
第6週
3/25  Single-Cycle Datapath Design 
第7週
4/01  Multicycle Datapath Design 
第8週
4/08  Control Path Design 
第9週
4/15  Midterm Exam 
第10週
4/22  Pipelined Datapath Design (1) 
第11週
4/29  Pipelined Datapath Design (2) 
第12週
5/06  Cache Memory 
第13週
5/13  Virtual Memory 
第14週
5/20  Interrupt Processing and Input/Output 
第15週
5/27  Network and Storage 
第16週
6/03  Multiprocessor Systems (1) 
第17週
6/10  Multiprocessor Systems (2) 
第18週
6/17  Final Exam